ＤＤＲ３メモリをＦＰＧＡで操作してみる。〜４００ＭＨｚ( DDR3-800 )

ＳＰＡＲＴＡＮ６には、ＤＤＲ３を操作できるハードマクロが組み込まれ、ＭＣＢと呼ばれる統一されたユーザーインターフェイスが用意されています。最大４００ＭＨｚのメモリクロックで操作できるので、１個の１６ビット幅のＤＤＲ３メモリなら、最大ピーク転送レートを、１．６Ｇバイト／秒にすることができるようです。無論このスピードは、昨今のメモリの性能から比較するとかなり低いですが、普通のＩ／Ｏを使ってＤＤＲ３などを設計するより２倍以上のスピードアップが期待できます。ＸＩＬＩＮＸの通常のＩ／Ｏ（いわゆる、ＯＳＥＲＤＥＳ２、ＩＳＥＲＤＥＳ２を使わない）でＤＤＲ転送を使うと、せいぜい２００ＭＨｚが限度ですが、ハードマクロでは４００ＭＨｚのＤＤＲ転送ができるようです。ここで言う４００ＭＨｚとは、DDR3-800　のことで、４００ＭＨｚでダブルデータレートの意味です。

ＸｉｌｉｎｘのＳＰＡＲＴＡＮ６評価基板、ＳＰ６０５（ SPARTAN6 Evaluation kit SP605 XC6SLX45T ）には、ＤＤＲ３メモリが搭載されているので、これを　 Custom MicroBlaze を使ってメモリテストをしてみます。

ＩＳＥで、IP (CORE Generator & Architecture Wizard) を起動し、ＤＤＲ３操作のＲＴＬソースを作成

詳細は、 ＤＤＲ２メモリをＦＰＧＡで操作してみる。ＳＰＡＲＴＡＮ６を使って４００ＭＨｚ( DDR2-800 ) にありますが、ここでは違ってるところをピックアップします。

ＩＰの名称を、mymcb として、Ｗｉｚａｒｄ　を起動します。ＩＰは、MIG v3.7 を指定します。



ＢＡＮＫ３にＤＤＲ３を接続します。


ＳＰ６０５基板で使っているＤＤＲ３メモリの型番を指定します。


ＭＣＢのインターフェイスを選択します。

One 128-bit bi-directional port を選択します。メモリクロックを４００ＭＨｚで動かすと、バースト転送では、１．６Ｇバイト／秒になり、このスピードに間に合うようにするには、３２ビットポートでは、４００ＭＨｚ、６４ビットポートでは、２００ＭＨｚ、１２８ビットポートでは１００ＭＨｚのクロックでデータを送受信できないといけませんので、一番遅い１２８ビットポートにします。また、３２ビットや６４ビットでは、複数のポートになって、内部でアービタが働き、その優先順位を監視する回路が必要になってきて、なおかつその判定に２００ＭＨｚ以上の速さが必要なため、１２８ビットにします。無論、複数のマスターからメモリにアクセスする場合は、アービタを自前で作成する必要がありますが、１００ＭＨｚでいいので、回路のスピードに余裕が出てきます。


ＳＰ６０５基板の、ＲＺＱ、ＺＩＱピン、クロックの入力状態を指定します。ＳＰ６０５には、ディファレンシャルクロックが入力されていますが、入力クロックをそのまま使うとクロックスピードの変更ができないので、ＤＣＭの出力で使うために、シングルエンドにします。


出来上がったＩＰ　ＣＯＲＥはこのまま使用しないので、mymcb.xco を削除します。ソースは、ipcore_dir\mymcb\user_design\rtl 以下に作成されますから、それを改造して使います。


作成された、ＭＣＢ制御回路のソースの所在。user_design フォルダ以下を使うので、それらをプロジェクトに SRCs フォルダを作って、そにコピーして、あとは削除するか、どこかに移動します。


さてここで、Ｗｉｚａｒｄで作成されたソースで使うのは、以下のモジュールです。
  1. user_design\rtl\mymcb.v 一部変更します。この回路を呼び出すことで、ＭＣＢが使えます。
  2. user_design\rtl\infrastructure.v 一部変更します。
  3. user_design\rtl\memc_wrapper.v　変更なし。
  4. user_design\par\mymcb.ucf　bank3 にＤＤＲ３メモリを接続するピン指定など。一部変更します。このファイルはこのままにして、コピーして使います。
  5. user_design\rtl\mcb_controller\iodrp_controller.v　変更なし。
  6. user_design\rtl\mcb_controller\iodrp_mcb_controller.v　変更なし。
  7. user_design\rtl\mcb_controller\mcb_raw_wrapper.v　変更なし。
  8. user_design\rtl\mcb_controller\mcb_soft_calibration.v　変更なし。
  9. user_design\rtl\mcb_controller\mcb_soft_calibration_top.v　変更なし。
  10. user_design\rtl\mcb_controller\mcb_ui_top.v　変更なし。

以上のファイルと、ＳＰ６０５で、Custom MicroBlaze のモニタを動かす回路を追加、改造して、プロジェクトに追加したのが以下。

ソースファイルは、プロジェクトディレクトリに、SRCs というフォルダを作り、その中に　Custom MicroBlaze ( risc2s.ngc risc2s.v )と、モニタ( mainmem.v )、ＴＯＰモジュール( sp605cmbmcb1t.v )、ＭＣＢのＦＩＦＯとデータ転送するメモリモデュール( mem32_128.v )、ＵＣＦファイル( sp605cmbmcb1t.ucf )を置き、作成した　user_design　以下はフォルダごと、SRCs 以下にコピーしています。

ＩＳＥ（　ＩＳＥ１３．１　）でプロジェクトを設定して、インプリメントする前のものを、ここにおいておきます。
sp605cmbmcb1t.lzh 出来上がったビットファイルだけ付け加えています。


準備中


ホームに戻る


inserted by FC2 system