追加 2011.3.4 プログラムメモリの初期化 、defparam 作成ツール （β版 v0.17）追加 2013.8.27
追加 2011.3.24
追加 2011.3.26
追加 2011.8.20 プロジェクトファイル一式追加。2011.8.30
追加 2011.8.21 プロジェクトファイル一式追加。2011.8.29
追加 2011.10.24 プロジェクトファイル一式追加。2011.10.24
追加 2011.11.9 プロジェクトファイル一式追加。2011.11.9
プログラムはブロックメモリのみで可能。外部メモリではプログラムを走らせることができません。Ｉ／Ｏ、データメモリのみ使えます。外部メモリ可能−−＞新たに作成 ほとんど使われない命令がある？？
以下は、新設計のカスタムMicroBlaze
外部メモリでも動作可能なもの。全く新規に作成。パイプラインなし、高速クロック動作（５クロックで１命令） 実機検証用、Hello World! をＵＡＲＴで出す（ Avnet Spartan6 LX9 MicroBoard ） コンパイラで作成したプログラムを走らせる（ Avnet Spartan6 LX9 MicroBoard ） ＬＰＤＤＲメモリでプログラムを走らせる（ Avnet Spartan6 LX9 MicroBoard ） キャッシュを実装してスピードテスト（ Avnet Spartan6 LX9 MicroBoard ） ＳＰＩメモリを操作してみる（ Avnet Spartan6 LX9 MicroBoard ） Xilinx の .ngc ファイルを作成して、ソースをネットリストに変換 イーサネットＰＨＹを操作してみる。ＭＡＣの設計（ Avnet Spartan6 LX9 MicroBoard ） ソフトの開発は、Ｃ言語などが使えること そのコンパイラが無償で使えること
ＥＤＫ１０の資料から、ＭｉｃｒｏＢｌａｚｅの命令セットを調査
ＭｉｃｒｏＢｌａｚｅの命令セットをを見ると、ＰｏｗｅｒＰＣと似ていることが解りますが、ＰｏｗｅｒＰＣと比較するとはるかに命令数が少なく、バイナリコードを見ると、空きエリアが多いのが目立ちます。主な特徴を列挙すると、
汎用レジスタは３２個あるが、ハードウエア的に、またはソフトウエアであらかじめ機能が決まっているレジスタがある。
レジスタ、ｒ０ は、読み出すとき、常に０
レジスタ、ｒ１５ は、サブルーチンからのリターンアドレスに使われる。これはハードウエアではなくコンパイラによる。
レジスタ、ｒ１４ は、割り込み発生時に、プログラムカウンタ（ＰＣ）の退避として、ハードウエア的に使われる。
レジスタ、ｒ１６、ｒ１７は、ブレークや、例外処理のときのＰＣの値を記憶する。
レジスタ、ｒ１ は、ソフト（コンパイラ）で指定されたスタックポインタとなる。
命令は、３オペランドのものがある。つまり、レジスタｒ０、ｒ１、ｒ２などが、３個同時にアクセスされる。
サブルーチンコールでは、ハード的にスタックは使われず、戻り番地格納やスタックフレームはソフトで操作する。
同じく、サブルーチンからの戻りは、戻り番地が格納されたレジスタからＰＣに読み出される。
いわゆる、＜ＭＯＶ＞命令はなく、たとえば、ｒ４をｒ５にコピーするとき、ｒ５＝ｒ４＋ｒ０となり、加算命令で実現している。
ＰｏｗｅｒＰＣでの３２ビット即値は、１６ビットを２回に分けて実現していたが、ＭｉｃｒｏＢｌａｚｅでは、３２ビット命令を２個使って、不可分の命令として実行し、ちょうど６４ビット命令のように振舞う。ＰｏｗｅｒＰＣでは、１回の１６ビット即値は、ＭＳＢの１６ビットにロードされ、１回だけで使えるようになっているが、ＭｉｃｒｏＢｌａｚｅではそれができない。
こちらです。inst_mb_ref_guide.pdf 元の資料は、mb_ref_guide.pdf というＥＤＫ１０のＭｉｃｒｏＢｌａｚｅのドキュメントです。黄色くハイライトしている命令が、実装した基本命令です。ＭｉｃｒｏＢｌａｚｅ用のＣｙｇｗｉｎコンパイラが生成するコードを抜き出しています。中には、アセンブラでしか（？）使えない命令も実装していますが、その命令を完全に実行できるわけではありません。たとえば、msr （マシンステータスレジスタ）に実装したフラグは、キャリーと、割り込み許可フラグだけです。ゼロフラグとか、サイン（負）フラグとかは、 MicroBlaze にはありませんので、フラグ類は少なくて済みました。無論、Ｃのソースに、浮動少数点などは使えませんし、関連する printf() 関数も使えません。デバッグ目的では printf() が無いと不便なので、整数と文字列さえ扱えればよいので、簡単なものを作って対応します。
とにかくＧＣＣが吐き出したコードで動作するものを目標とする
追加 2011.3.26
ほとんどの命令で、１命令１クロック。ブランチ命令、３２ビット即値命令などは２クロック。
メモリは、命令、データが共通。シングルポート接続。ハーバード形式は最小構成でメモリを多く使うのでやめる。
ＳＰＡＲＴＡＮ３で、最高５０ＭＨｚ、Ｖｉｒｔｅｘ４で６６ＭＨｚぐらい。無論、実装回路が７０％に増えるとスピードは、４０ＭＨｚ、５０ＭＨｚが無難。ＳＰＡＲＴＡＮ６では、ゲート使用率１０％で、６６ＭＨｚを確認。（ SPARTAN6 Evaluation kit SP605 XC6SLX45T ）
３オぺランドのレジスタは、RAM16X1D を並べて２系統実装して、３アドレス対応。
乗算、除算、バレルシフトなどの命令、ＭＭＵ、キャッシュ機能などなし。割り込みは可能。
ＣＰＵコア部分には、ＵＡＲＴ、３２ビットフリーカウンタ１個を内臓。
ＧＣＣでコンパイルしたコードを実行できる。メモリや、周辺レジスタの内容の書き換え、読み出しが行える簡単なモニタを用意。
スライス数は、約１３５０。これは、ＳＰＡＲＴＡＮ３の、ＸＣ３Ｓ２００で７５％ほど使う。（SPARTAN3 Starter kit で動作）
メインメモリは、ブロックＲＡＭ ( RAMB16_S9 ) を最低４個で動作するが、メモリの初期化データ作成ツールでは、４個、８個、１６個、３２個を使うものを用意。
外部バスのスピードは、最低４クロック必要だが、ＳＤＲＡＭや、フラッシュメモリを接続してプログラムを動作させることができる。←訂正 2012.1.5
外部メモリでは、プログラムを走らせることはできません。Ｉ／Ｏ、データメモリのみ使えます ＡＬＴＥＲＡのＣｙｃｌｏｎｅでも動作を確認。快調に動く。ＸＩＬＩＮＸよりクロック数を上げられるのではないか？。ＬＥ数は、約４２００個 ＬＥ数が多いのは、Ｘｉｌｉｎｘのように、レジスタを分散メモリで作れなかった為と思われる。reg 宣言で、１０２４個のフリップフロップと、デコーダ、マルチプレクサで、ＣＰＵコアの４０％を占める！！
簡単なアセンブラプログラムでシミュレーションしてみる
最近、ＩＳＥでは、ＭｏｄｅｌＳｉｍ（Ｘｉｌｉｎｘ Ｅｄｉｔｉｏｎ）が使えなくなり、代わりに ＩＳＥ同梱のＩＳｉｍとなっています。ＩＳＥとの統合ができていて、ＡＬＴＥＲＡのＱｕａｒｔｕｓ２と連動する、ＭｏｄｅｌＳｉｍのような、いろいろな設定は不要です。
cmbasm.s です。ＵＲＬの関係上、テキストファイル名としています。
Xilinx MicroBlaze GAS Version 2.9.4 cmbasm.s page 1
1 /*
2 Custom Micro Blaze test asm
3 */
4 .globl _start
5 .section .text
6 .align 2
7 _start:
8 0000 B0001234 addik r3,r0,0x12345678 # ３２ビット即値を r3 に設定
8 30605678
9 0008 30800100 addik r4,r0,0x100 # アドレス０ｘ１００を、 r4 に設定
10 000c F8640000 swi r3,r4,0 # r4 のアドレスに、r3 を書く
11 0010 E8A40000 lwi r5,r4,0 # r4 のアドレスから３２ビットデータを r5 に読む
12 0014 30A50007 addik r5,r5,7 # r5 に ７ を加算する 0x1234567f になる
13 0018 F8A40000 swi r5,r4,0 # r5 を、r4 のアドレスに書く
14 001c E8C40004 lwi r6,r4,4 # r4 + 4 のアドレスから３２ビットを r6 に読む。0x0
15 0020 E8C40000 lwi r6,r4,0 # r4 のアドレスから３２ビットを r6 に読む 0x1234567f
16 0024 30C60001 loop: addik r6,r6,1 # r6 に１を加算
17 0028 B810FFFC brid loop # 繰り返し
18 002c 30E70001 addik r7,r7,1 # r7 に１を加算
19 .func
20 .end
21
Xilinx MicroBlaze GAS Version 2.9.4 cmbasm.s page 2
DEFINED SYMBOLS
cmbasm.s:7 .text:00000000 _start
cmbasm.s:16 .text:00000024 loop
NO UNDEFINED SYMBOLS
このリストから、同じ命令でも、最初の addik のようにコードの長いものがあり、３２ビット即値のための、ＩＭＭ 命令が自動的に追加されています。アセンブラレベルでは記述が同じでも、出来上がったバイナリコードでは、ＩＭＭ 命令が追加されたことになっています。ここで、よく観察すると、ＩＭＭ 命令は、ブランチ命令、brid と、よく似ていて、ＭＳＢ４ビットが同じ、０ｘＢ となっています。内部の動作でも２命令を不可分に実行するシーケンスとなります。ブランチ命令 brid では、loop に戻るけれども、その次の命令、addik r7,r7,1 も実行してしまいます。こういうのを、遅延分岐と呼ぶらしいですが、ルネサスのＳＨシリーズマイコンでも同じですね。内部のパイプラインに取り込まれた命令を捨てずに実行して、効率をあげる手法です。
プログラムメモリの初期化、defparam の２５６ビット初期化データの怪
この方法は、また別の機会にやってみようと思います。
module mainmem( addr,wdata,rdata,clk,we
);
input [15:2] addr;
input [31:0] wdata;
output [31:0] rdata;
input clk;
input [3:0] we;
wire [3:0] dop;
RAMB16_S36 ram0(.DO(rdata[31:0]), .DOP(dop[3:0]), .ADDR(addr[10:2]), .CLK(clk),
.DI(wdata[31:0]), .DIP(4'h0),. EN(1'b1), .SSR(1'b0), .WE(we[3:0] != 0));
defparam ram0.INIT_00 = 256'h0000000000000000000000000000000000000000000000009ABCDEF012345678;
endmodule
という記述になります。０番地が０ｘ１２３４５６７８ですが、データのＬＳＢがそのまま、defparam の２５６ビットデータの右端になっていて、いわゆる、インテルプロセッサのメモリへのバイトオーダーである、little endian の並びであることが判ります。RAMB16_S1_S36 を使ったとして、１ビット側から順に読み出すと、０，０，０，１となります。ともあれ、これは Ｘｉｌｉｎｘの特性 ではなく、verilog の記述規則なのでそのまま使うしかありません。
上記に示したテストプログラム を、RAMB16_S36 に設定するには、
defparam ram0.INIT_00 = 256'hE8C40004F8A4000030A50007E8A40000F86400003080010030605678B0001234;
defparam ram0.INIT_01 = 256'h0000000000000000000000000000000030E70001B810FFFC30C60001E8C40000;
module mainmem( addr,wdata,rdata,clk,we
);
input [15:2] addr;
input [31:0] wdata;
output [31:0] rdata;
input clk;
input [3:0] we;
wire [3:0] dop;
RAMB16_S9 ram0(.DO(rdata[31:24]), .DOP(dop[3]), .ADDR(addr[12:2]), .CLK(clk), .DI(wdata[31:24]),
.DIP(1'b0),. EN(1'b1), .SSR(1'b0), .WE(we[3]));
RAMB16_S9 ram1(.DO(rdata[23:16]), .DOP(dop[2]), .ADDR(addr[12:2]), .CLK(clk), .DI(wdata[23:16]),
.DIP(1'b0),. EN(1'b1), .SSR(1'b0), .WE(we[2]));
RAMB16_S9 ram2(.DO(rdata[15:8]), .DOP(dop[1]), .ADDR(addr[12:2]), .CLK(clk), .DI(wdata[15:8]),
.DIP(1'b0),. EN(1'b1), .SSR(1'b0), .WE(we[1]));
RAMB16_S9 ram3(.DO(rdata[7:0]), .DOP(dop[0]), .ADDR(addr[12:2]), .CLK(clk), .DI(wdata[7:0]),
.DIP(1'b0),. EN(1'b1), .SSR(1'b0), .WE(we[0]));
defparam ram0.INIT_00=256'h000000000000000000000000000000000000000030B830E8E8F830E8F83030B0;
defparam ram1.INIT_00=256'h0000000000000000000000000000000000000000E710C6C4C4A4A5A464806000;
defparam ram2.INIT_00=256'h000000000000000000000000000000000000000000FF00000000000000015612;
defparam ram3.INIT_00=256'h000000000000000000000000000000000000000001FC01000400070000007834;
endmodule
Microsoft ＶＣ＋＋２００５用ランタイム 再頒布可能パッケージ が必要な場合があります。
ソース対応は、モトローラＳ、インテルＨＥＸ、ＣＳＶ、単純ＨＥＸの羅列、バイナリ(bin)、すべて（バイナリ扱い）
出力形式は、defparam、mif、ＣＳＶ、モトローラＳ、インテルＨＥＸ、ＱｕａｒｔｕｓUＨＥＸ、バイナリ、メモリダンプ。
defparam の場合は、Xilinx の BRAM を、バス幅１，２，４，８，１６，３２ビットを指定できます。ただし出来上がるメモリパックは３２ビットのメモリのみ。
内部バッファーは１６ＭＢ。これ以上のバイナリでの長さには未対応。読み込み時には、アドレス情報を０ｘ００ＦＦＦＦＦＦでマスク。
インテルＨＥＸ、モトローラＳの場合は、出力時に、アドレス移動が可能。
defparam mif csv Quartus2hex bin などでは、出力時に元の先頭アドレスは、０番地とみなします。
読み込み時に、バッファーを、指定データ（バイトのみ）で満たす機能があります。またそれをしない選択もあるので、２個のファイルをマージすることができます。オーバーラップしても警告はでません。
モトローラＳ、インテルＨＥＸ、ＣＳＶ、mif などで、バイトオーダーを指定できます。つまり、エンディアン変換機能。だだし、１６、３２ビット単位のみ。
旧β版はこちら。v0.1 旧β版0.11はこちら。v0.11 旧β版はこちら。v0.12
旧β版はこちら。v0.13
旧β版はこちら。v0.14
旧β版はこちら。v0.15
旧β版はこちら。v0.16
新β版はこちら。v0.17 このツールは、VC++2005 で作成しているので、 Microsoft ＶＣ＋＋２００５用ランタイム 再頒布可能パッケージ が必要な場合があります。
主な使い方
主な仕様。最大ソースサイズ：３２ＭＢ、最大内部データバッファー：１６ＭＢ、最大出力サイズ：２５６ＭＢ。
アドレス付きＨＥＸデータは、内部に読むとき、アドレス値を、０ｘ００ＦＦＦＦＦＦでＡＮＤしています。
右上の選択コンボボックスで、ソースのファイルタイプを指定します。
そのすぐ左が、ブラウザ。ブラウザでもファイルタイプを選択できますが、コンボボックスが優先します。
ファイルが存在すれば、ファイル名の絶対パスが表示されます。
左上の、Read ボタンで、ファイルを読みます。ファイルタイプで指定した方法で、内部のバッファーに読み、最小アドレス、などに報告します。
ブランクは、途中でアドレスが増加して、データ指定の無かった部分のバイト数を示します。fill で指定された値のままです。
fill チェックボタンが有効だと、ファイルを読む前にバッファーを右の値で満たします。値は２桁のヘキサで指定します。
fill チェックボタンが無効だと、バッファーをそのままで、別のファイルを読み足すことができます。
Display ボタンで、ソースファイルを別ウインドウに表示します。ソースがバイナリ指定の場合は、表示しません。
開始 は、バッファーに読まれた先頭アドレスで、ここは変更することができます。
終了＋１ は、バッファーに読まれた最終アドレス＋１で、ここは変更可能です。
作成時 offset は、出力が、インテルＨＥＸ、モトローラＳのときのみ有効で、アドレス情報を変更できます。
Big endian は、QuartusU.mif, QuartusU hex, Excel ファイルなどに出力するときに有効で、バイトオーダーを変換します。
横個数は、Excel .CSVファイル, 0xHEX, HEX, などで有効で、１行のデータ個数を指定します。
S1-S3 は、モトローラＳレコードで出力すのときのみ有効で、アドレス幅を指定しますが、アドレス情報が大きい場合は、Ｓ２、Ｓ３になります。
data size (byte) は、defparam の場合は、ブロックＲＡＭ１個のバス幅を指定し、３２ビット幅メモリの初期化データにします。
data size (byte) は、mif, QuartusU hex, .CSV, 0xHEX, HEX, の場合で、１個のデータのバス幅を指定します。８，１６，３２のみ有効です。
出力形式の コンボボックスは、出力のファイルタイプを指定し、その下のブラウザでファイル名を指定します。
変換は、内部に読まれたバッファーから、出力ファイルを作成します。表示で、確認でき、保存でファイルに書きます。
信号名、intreq が、タイマーで発生させた、外部からの割り込み要求信号。Ｈｉｇｈへの変化で有効。
黄色の縦カーソルの位置で、信号名 intreqr が１になっていますが、これがＣＰＵ内部で割り込み要求の立ち上がりエッジを検出したフラグです。この信号は、Custom MicroBlaze の risc2s.ngc の出力ポートで参照できる、testout[4] ( intreqr ) です。
intreqr の１クロック後の信号、intseq が、ＣＰＵが、割り込みシーケンスに移行したことを示します。このタイミングで、iff、ifen がＬｏｗ（無効）になっていて、メモリには、次の実行アドレスが出されていて、命令も読み出されていても（ 命令は、０ｘ３０Ｃ００００８ addik r6,r0,8 ）、捨ててしまうことを示しています。
次のクロックで、ＣＰＵのプログラムカウンタが０ｘ１０となって、maddr に０ｘ１０が出され、ifen が有効となり、命令フェッチステートに移っています。
次のクロックで、メモリの０ｘ１０番地の命令、０ｘＢ０００００００が読み出されて、iff 有効で、命令を実行していることを示しています。
実機、Digilent Spartan-3 Starter kit での割り込みテスト
Ｄｉｇｉｌｅｎｔは、Ｘｉｌｉｎｘの教育用評価基板のメーカーで、数年前に以下の基板を出していました。当時、１５，０００円ほどで、かなり安かったと思います。この基板を持っている人はかなりいるのではないかと思います。使っているＩＣは、XC3S200FT256 で、裏に１６ビット幅のＳＲＡＭを２個実装されていて、オリジナルのデモ回路では、ＶＧＡに文字を出し、操作は、 Pico Blaze でした。MicroBlaze を入れるには、ロジック数が足らなかったのだと思います。
ＣＰＵは、risc2s.ngc です(´∀｀;;) 解説はまだありません。
ＳＨ２用モニタ とほとんど同じです。
Xilinx Spartan-6 FPGA SP605 Evaluation kit での動作テスト、同じ risc2s.ngc, mainmem.v を使っています
このボードですが、１２Ｖから各電源を作っていますが、ほとんどが電源モジュールになっており、変換効率が悪いらしく、かなり発熱して触れなくなります。同期整流タイプのステップダウンＤＣＤＣコンバーターなら、もっと効率がいいはずで、９５％ほどになるはずです。この基板の電源設計はかなり手抜きですね。 sp605cmbiof1.lzh ←アクセスできない場合は日をあらためてください。
準備中
Xilinx Virtex4 ML403 Evaluation Platformでの動作テスト、同じ risc2s.ngc, mainmem.v を使っています
ml403cmbiof.lzh ←アクセスできない場合は日をあらためてください。
準備中 最近のＩＳＥでは（ＩＳＥ v１３．１で確認）、ＷｅｂＰａｃｋをインストールすると、ＥＤＫフォルダも作成され、その中に gnu フォルダもあり、microblaze\nt フォルダ以下にそれらしいコンパイラツールがありますが、この nt フォルダ以下を Cygwin の、usr\local フォルダ以下にコピーして、パスを通しても、使えないようです。 その代わり、ＳＤＫのみをインストールして、gnu フォルダ以下に展開される、microblaze\nt フォルダをコピーすると、使えるようです。またこのツールは、Cygwin 環境が無くても使えるものです。ただ、make.exe などを使うには、gnuwin\bin フォルダにパスを通す必要があるようです。
ＭｉｃｒｏＢｌａｚｅ のコンパイラをＤＯＳプロンプトで操作してみる
makefile コンパイラやアセンブラ、その他のユーティリティーを制御する、メイクファイル。
cmbmon.c ＭｉｃｒｏＢｌａｚｅ用のモニタ。メモリダンプやメモリ変更などを行うプログラム。
siocrt0.s フレームポインタや、スタックポインタを設定する、電源ＯＮ後に実行されるプログラム
crtinit.s 変数初期設定や、クリアを行うサブルーチン。
cmbmon.x リンカースクリプト。各セクションを指定する。
ここで、cmbmon.c 以外は、一度作成すると、あまり変更する必要がなく、また、かなり汎用的なものなので、以下にその例を出しておきます。
MicroBlaze の命令セットで、ほとんど使われない命令がある ？？
外部メモリでも動作できる、新たなカスタム設計の MicroBlaze ５クロック／１命令
動作テスト中に判明しましたが、ＥＤＫ１４．２（ EDK フォルダの、gnu フォルダ以下にインストールされている）のコンパイラでは、動作しないことが判明しました。ここで使ってきているＥＤＫのＧＣＣコンパイラは、ＥＤＫ１０．１のもので、ＧＣＣ４．１．１となっています。今後はＥＤＫ１４．２のＧＣＣツールチェーン（ＧＣＣ４．６．２）に変えようと思ったけれど、１４．２のMicroBlaze Core にいくつか命令が追加されていて、それが原因か否か、現在調査中です。 →→ ＥＤＫ１４．２のコンパイラでは動かなかった原因は、ディレイスロットでの命令に、ロード、ストア命令を使っていて、それが新らしい Custom MicroBlaze では正しく実行できなかった為だと判りました。ＧＣＣ４．１．１の MicroBlaze クロスコンパイラでは、ディレイスロット付きの brlid 命令の次には、swi や、lwi などのメモリアクセス命令を配置しておらず、ライブラリ( libgcc.a libm.a ) でも使われていません。
命令フェッチは、アドレスストローブ１クロックと、メモリからのアクノリッジの最短２クロック。
命令デコードは１クロック。内部命令コードに変換。
命令実行は、１クロックか、２クロックの選択で、通常２クロック。
結果格納は、レジスタの場合１クロックとするが、次のアドレスストローブの時点で実行。このため０クロック。
結果格納がメモリの場合、アドレスストローブ１クロック、アクノリッジの最短２クロック。
メモリからのアクノリッジを待つので、遅いメモリでも動作可能。内部ブロックメモリではアクノリッジで１クロック。
割り込みは、ディレイスロットが有る場合は受け付けない。また、IMM 命令の場合も受け付けない。これらは実質的に６４ビット命令となり、分割できない。--> 最近のＥＤＫでは、分割した位置で割り込みを受け付けるようです。
割り込みと関係するＭＳＲのフラグ"ＩＥ"は、ＭＴＳとＭＦＳで操作できる。他はキャリーフラグと、ＥＥフラグのみ操作可能。
上記と関連して、未定義命令を実行しようとした場合、ＭＳＲのＥＥフラグが１だと、０ｘ２０番地にジャンプする。このときＥＥフラグがクリアされる。rted 命令は実装しない。ＥＥフラグを操作するには、mts 命令を使う。未定義命令は、ＭＳＢ６ビットのコードで実装していない命令のほか、できるだけ多義に渡って判定する。これは、 break 命令を実装しない代わりに、未定義命令でＥｘｃｅｐｔｉｏｎを発生させ、ソフトウエアや、ハードウエアを含めたデバッグに利用しようという意図である。
３２個のレジスタファイルは、Ｘｉｌｉｎｘ専用にすると、ブロックＲＡＭではなく、分散メモリになる。RAM16X1D プリミティブを使用。
上記でreg 宣言を行うと、ＸｉｌｉｎｘではブロックＲＡＭになり、ＡＬＴＥＲＡでも動作可能を目指す。（まだ未確認）
キャッシュを搭載可能を考慮。ダイレクトマッピングで、命令キャッシュのみなら比較的小規模で可能と思われる。
ＭＭＵ機能を搭載可能を考慮。---> これは、Linux を走らせるぐらいの目的しかないと思われる。搭載するとしても、ＥＤＫに合わせないと使い物にならない。それに、かなり回路規模が大きくなるらしい。
ブート機能を搭載可能を考慮。ブート機能は、０xＦＦＦＦＦ８００あたりから実行し、外部フラッシメモリ、ＳＰＩメモリなどから、ＤＲＡＭや内部ブロックＲＡＭにコピーして起動できる機能。
ＧＣＣのマイクロブレーズコンパイラが生成するコードを実行可能。除算、バレルシフト、不動小数点などはソフトのライブラリを使い、ハードウエア命令は当面インプリメントしない。
以下は、概略ブロック図。ＣＰＵの名称は、risc4s としています。当初、４クロックで１命令の予定だったので、この名前になっていますが、５クロックで１命令になりました。
ＡＶＮＥＴ の製品で、秋月電子通商で入手できるものです。このボードでは、たぶん回路規模を大きくしても、１００ＭＨｚで動作すると思われます。基本構成で、約４６％のスライス使用率となり、基本だけなら、１２０ＭＨｚの動作を確認しています。
ＡＶＮＥＴのサイト から、多くのサンプルデザインファイルをダウンロードできます。
レジスタファイルを用意します。３２ビットのレジスタを３２個で、３ポートにします。３ポートメモリは標準で無いので、２ポートを２個使い、ライト時には同じデータを書いて、常に同一の内容になるようにしておきます。シミュレーションでは、reg 宣言でもいいですが、実機にインプリメントするときは、結構な容量になってしまいます。フリップフロップが１０２４個になるので、これだけで５１２スライスにもなってしまいますから、Ｘｉｌｉｎｘの分散メモリで作成します。RAM16X1D( 16 bit メモリ ) を６４個使って、３２個のレジスタとし、それを２組で３ポートメモリとします。
メモリにインストラクションフェッチ命令を出す。メモリはテストベンチ側で用意しておく。
テストベンチ側で要求に応える。アドレスはなく、データバスに順番に命令を出すだけとします。
データが確定（ＡＣＫ応答を見る）すると、デコーダで機能を振り分ける。ＡＤＤＩ、ＡＤＤ、ＲＳＵＢ、ＡＮＤ、ＯＲ、ＸＯＲ、などを試してみます。
作成した、簡単なシミュレーションの ソース一式 です。(old version ) hexutils.exe β0.17 命令フェッチ(2) ＞ 命令デコード(1) ＞ 命令実行(2) ＞ メモリリード(2) ＞ レジスタにライト(1)
作成した、ロード、ストア命令を追加した ソース一式 です。 ＵＡＲＴを追加して１文字を送信する ソース一式 です。
ＧＣＣコンパイラに対応するのに必要な命令の追加とテスト
ＧＣＣコンパイラに対応するのに必要な命令の追加とテスト ソース一式 です。
実機検証用のＴＯＰモジュールを作成して、Hello World!（ Avnet Spartan6 LX9 MicroBoard ）
定番の”Hello World!”を出し hexutils.exe β0.17 このツールは、VC++2005 で作成しているので、 Microsoft ＶＣ＋＋２００５用ランタイム 再頒布可能パッケージ が必要な場合があります。
実機で動作させるファイルはこちら。 ソース一式 です。
Hello World! を表示できたところで、次は、コンパイラで書いたプログラムを実行させる
リセットスタートで走る、アセンブラ記述のプログラムから、Ｃコンパイラで書いた、main を呼び出すように追加。
Ｃコンパイラで使う変数領域のクリアを、アセンブラで記述する。
Ｃで書いたプログラムから、アセンブラ記述のサブルーチンを呼び出すテストをする。
Ｃコンパイラで割り込み処理関数を記述し、インターバルタイマで割り込みを発生させて動作の確認をする。
Ｃコンパイラで書くプログラムに、メモリなどの変更や、任意番地からの実行ができるモニタ機能を入れ、ＵＡＲＴを介したコマンドで上記のテストができるようにする。
モニタの操作と機能はこちら→ Custom MicroBlaze モニタの操作 これらを実装すると、約８０スライスほど増加して、ＬＸ９では約５１％の Number of occupied Slices になります。 コンパイラで書いたプログラムを実行させる ソース一式 です。 と起動メッセージが出て sl7fc0 ( enter ) ff000000 ( enter ) で７ＦＣ０番地を、long で、０ｘＦＦ００００００ を書き、 e1 ( enter ) で、ハードウエア例外を可能にする命令 （ e1 ) で、ＭＳＲのＥＥレジスタを１にして、 g7fc0 ( enter ) で７ＦＣ０番地を実行すると、未定義命令なので、 と、Hardware Exception が０ｘ７ＦＣ０番地で発生したと報告しています。 s7000000 ( enter ) で、０ｘ７００００００番地のメモリを変更しようとして アドレスは表示されたが、内容が表示されず、 と、リード命令の ０ｘ１２７８番地で、０ｘ７００００００番地をアクセスしようとして、バスタイムアウトしています。
ＬＰＤＤＲメモリでプログラムを走らせる（ Avnet Spartan6 LX9 MicroBoard ）
初版の Custom MicroBlaze では、プログラムはブロックＲＡＭに入れておく必要がありましたが、新規開発版では外部メモリで動かすというのを第１の目標としていたので、いよいよ本命にとりかかります。今回使ったＦＰＧＡは、SPARTAN6 LX9 のＭＩＧでＤＲＡＭが使える評価基板なので、LPDDR メモリを操作する回路を追加します。ＸｉｌｉｎｘのＭＣＢの使い方は、 こちらなどを参考にしていただいて、 CORE GeneratorでＬＰＤＤＲのＩＰを作成します。ＩＰは、名前を、mymig2 として別のプロジェクトで作成し、必要な部分（ ipcore_dir\mymig2\user_design\rtl\ 以下すべて）を開発中のソースにフォルダごとコピーすれば使うことができます。ＬＰＤＤＲのＩＰ設定は以下のようになります。
end else if (C_INPUT_CLK_TYPE == "SINGLE_ENDED") begin: se_input_clk
/* // この部分をコメント
assign sys_clk_ibufg = sys_clk;// 追加
ＬＰＤＤＲメモリ制御を実装したソース一式 → SRCsmiga.lzh 旧 SRCsmig.lzh はメモリダンプなどの表示に、Dhrystone の printf のため cprintf を改造したため、多くのバグがあります。 → 旧 SRCsmig.lzh D2710 ( enter )
Microseconds for one run through Dhrystone: 48.6
Dhrystones per Second: 20550
になり、
CMB-Bug>l ( enter ) g8000000 ( enter ) D2710 ( enter )
と、Dhrystone 2.1 のループが始まり、
Microseconds for one run through Dhrystone: 249.0
Dhrystones per Second: 4010
と 約２．３ ＶＡＸＭＩＰＳ の結果を出します。ＬＰＤＤＲメモリでは、ブロックＲＡＭの約１／５のスピードになっています。このスピードは、調べてみると、昔のＮＥＣのパソコン、ＰＣ９８０１ＲＡ（ 80386 16MHz キャッシュ無し DRAM ）程度です。
キャッシュを実装してスピードテスト（ Avnet Spartan6 LX9 MicroBoard ）
Dhrystoe 2.1
ＣＰＵと動作条件
Dhrystones per Second ＶＡＸＭＩＰＳ
risc4s BRAM gcc 4.6.2
２０５５０ １１．６９
risc4s LPDDR メモリ gcc 4.6.2
４０１０ ２．３
RX62N 96MHz( 内蔵 ＲＡＭ ) gcc 4.6.0
１１９３３０ ６７．９
SH7144(SH2) 48MHz( 外部 16bit SRAM ) gcc 4.0.2
約２５００ 約１．４ SH7750(SH4) 240MHz( 外部 32bit SDRAM 80MHz) cache OFF gcc 4.6.0
９５２７ ５．４ SH7750(SH4) 240MHz( 外部 32bit SDRAM 80MHz) cache ON gcc 4.6.0
３５４６０９ ２０１．８
ちょっと判定の方法を変えるだけで、５％ほど増えたり減ったりするようです。
Custom MicroBlaze AVNET LX9 microboard 2013.2.24-1
CMB-Bug>c ( enter ) c1 ( enter ) c3 ( enter ) sla100000 ( enter ) 30601234 ( enter ) b60f0008 ( enter ) 80000000 ( enter ) 30609876 ( enter ) b60f0008 ( enter ) 80000000 ( enter ) コントロールＣ g8100000 ( enter ) g8100010 ( enter ) swa100002 ( enter ) コントロールＣ swa100012( enter ) コントロールＣ g8100000 ( enter ) g8100010 ( enter ) d8100000,8100020 ( enter ) r3 には、0x4321 、また、0x6789 がロードされる命令になっています
CMB-Bug>d6002800,6002820 ( enter ) タグメモリは、１６ビットですが、８バイト境界（ラインサイズ）に配置して表示できるようにしています
ここで、命令キャッシュに読んだ領域を無効化するため、
"cii" 命令で、0x8100000 から、0x10 バイト無効にします cache invalidate instruction cii8100000,10 ( enter ) d6002800,6002820( enter ) 無効化したので、再度実行してみます 今度は、変更後の命令を実行したので、0x4321 となっています 無効化していない方は以前のままです 無効化されたので、ＤＲＡＭから再度読んで更新したので、正しい結果になります
以上のキャッシュを実装したソース一式→ SRCs_cache.lzh
Dhrystoe 2.1
動作条件 Dhrystones per Second ＶＡＸＭＩＰＳ
risc4s BRAM gcc 4.6.2
２０５５０ １１．６９
risc4s LPDDR メモリ 旧回路
４０１０ ２．３
risc4s LPDDR メモリ キャッシュ実装 cache OFF
４９７０ ２．８
risc4s LPDDR メモリ キャッシュ実装 d-cache ON
６４３０ ３．６６ risc4s LPDDR メモリ キャッシュ実装 i-cache ON
７０８０ ４．０３ risc4s LPDDR メモリ キャッシュ実装 i-cache d-cache ON
１１０５０ ６．２９
ＳＰＩメモリを操作してみる（ Avnet Spartan6 LX9 MicroBoard ）
ＳＰＩメモリ制御を実装したソース一式 → SRCsspi.lzh 2013.3.3 hexutils download ユーザー登録、ログインが必要
ＦＰＧＡのコンフィギュレーションに使ってるので、ライトのテストは慎重さが要ります。実際、テスト中にＦＰＧＡの bit データの一部を破壊してしまったので、ＰｏｗｅｒＯＮ起動ができなくなってしまいました。
// simple spi control
module spictl2(
clk,
writedata,
writeen,
mode,
readdata,
readen,
romaddr,
romack,
spibusy,
spiclk,
spidout,
spidin,
spicsn,
reset
);
input clk;
input [31:0] writedata;
input writeen;
input [3:0] mode;
output [31:0] readdata;
input readen;
input [27:0] romaddr;
output romack;
output spibusy;
output spiclk; // 50MHz
output spidout; // ＳＰＩコマンド、データ出力
input spidin; // メモリからのデータ
output spicsn; // SPI chip select
input reset;
//
reg [3:0] spiseq;
reg [5:0] spishiftcount;
reg [5:0] bitcount;
reg [31:0] spishiftr;
reg spiclkr;
reg spidoutr;
reg spicsnr;
reg spibusy;
reg romack;
assign spiclk = spiclkr;
assign spidout = spidoutr;
assign spicsn = spicsnr;
assign readdata = spishiftr;
always@(posedge clk)
begin
if(reset)
begin
spiseq <= 0;
spicsnr <= 1;
spiclkr <= 0;
spidoutr <= 0;
spibusy <= 0;
romack <= 0;
end
else
begin
if(writeen)
begin
spiseq <= 1;// ライト リード ライトバイト数設定 ４バイト３２ビット mode[2] == 1 で、ＣＳをＨｉｇｈにして終り リードバイト数設定 ４バイト３２ビット mode[2] == 1 で、ＣＳをＨｉｇｈにして終り
module spictl2_tb;
`timescale 1ns/1ns
reg clk; // risc4s
reg reset;
reg [31:0] writedata;
reg writeen;
reg readen;
reg [3:0] mode;
wire [31:0] readdata;
wire spibusy;
wire spiclk;
wire spidout;
reg spidin;
wire spicsn;
wire romack;
reg [3:0] sendseq;
reg [31:0] shift;
always
begin
#5 clk = 0;
#5 clk = 1;
end
initial
begin
reset = 1; clk = 1; writedata = 0; writeen = 0;// romadr = 0;
readen = 0; mode = 0; spidin = 0;
#100 reset = 0;
#10 writedata = 32'h03000010; writeen = 1; mode = 3;
#10 writeen = 0;
#700 readen = 1; mode = 7;
#10 readen = 0;
end
always@(posedge clk)
begin
if(reset)
begin
sendseq <= 0;
end
else
begin
if((romack)&&(mode == 3))
begin
sendseq <= 1;
shift <= 32'hAA995566;
end
case(sendseq)
1:begin
shift <= {shift[30:0],1'b0};
spidin <= shift[31];
sendseq <= 2;
end
2:begin
if(spiclk)
begin
shift <= {shift[30:0],1'b0};
spidin <= shift[31];
end
end
endcase
end
end
spictl2 u1(
.clk(clk),
.writedata(writedata),
.writeen(writeen),
.mode(mode),
.readdata(readdata),
.readen(readen),
.romaddr(),
.romack(romack),
.spibusy(spibusy),
.spiclk(spiclk),
.spidout(spidout),
.spidin(spidin),
.spicsn(spicsn),
.reset(reset)
);
endmodule
ＳＰＩメモリ操作コマンド ライト、イレーズ時に、禁止領域警告付き（工場出荷時のデータエリア）
操作内容
命令 解説
リード
rr500000,8100000,1000 SPI memory の0x500000 番地から、DRAM の0x8100000 番地に、0x1000 バイト読み出す
ライト
rw500000,8100000,1000 SPI memory の0x500000 番地に、DRAM の0x8100000 番地から、0x1000 バイト書く イレーズ
re500000,3800 SPI memory の0x500000 番地から、0x4000 バイト消す。４ｋバイト単位
ＳＰＩメモリ操作コマンド ライト、イレーズ時に、禁止領域警告なし
操作内容
命令 解説
ライト
rW500000,8100000,1000 SPI memory の0x500000 番地に、DRAM の0x8100000 番地から、0x1000 バイト書く
イレーズ
rE500000,3800 SPI memory の0x500000 番地から、0x4000 バイト消す。４ｋバイト単位
Xilinx の .ngc ファイルを作成して、ＣＰＵソースをネットリストに変換 イーサネットＰＨＹをＦＰＧＡで操作してみる。ＭＡＣの設計（ Avnet Spartan6 LX9 MicroBoard ） 準備中 準備するもの
Windows 上でLinux 環境を作る。 Cygwin
MicroBlaze のコンパイラソース Xilinx 常に最新。ＥＤＫを使わない場合どれでもいい。
ＥＤＫのＶ８．２のソースはすでに公開を停止していますが、古い fullsrc.tar.gz はここ に残しています。
Cygwin のダウンロード
Cygwin は、ダウンロードしながらインストールできますが、全部ダウンロードしてから、ディスク上のデータからインストールするほうが問題が発生しにくいので、まずダウンロードのみ 先に行います。これは、Cygwin のダウンロードは、途中でパッケージを読み飛ばしてしまって、必要なファイルを全部ダウンロードできないことがあるからです。そして抜けたファイルがあっても、インストール中に警告が出ないことがあるので、インストールが終っても正常に動作しないことがあります。特にクロスコンパイラをビルドするときには、多くのパッケージソフトを使うので、file not found とかのメッセージが出て、途中でエラーで止まってしまうことがあります。無論、クロスコンパイラをビルドするには、 configure のオプション設定 を間違えてエラーで止まることもしばしばなので、エラーの原因がパッケージ不足によるものなのか、configure の設定不足や指示間違いなのか、エラーメッセージから判読するのは、慣れてこないと簡単にできません。Cygwin のセットアップ
Cygwin は、開発環境にするので、 図 Devel 選択 をクリックして Install に変え、次へをクリック。
™ は、Xilinx, Inc.の商標または登録商標です。
ＦＰＧＡのＣＰＵ関連
例１：シリコンデザインテクノロジー デザインウエーブマガジン２００５年１月号掲載記事がある。C1601 CPUHDL Simulator Veritak verilogシミュレータ、VHDL --> verilog 変換ツールの販売ホームに戻る
SEO 
解凍して hexutils.exe をダブルクリック。インストーラなどは無く、そのまま動作します。defparam 出力に関しては、RAMB16_S1,RAMB16_S2,RAMB16_S4,RAMB16_S9 を使う回路で、で約７ＫＢのモニタソフトの実機動作確認をしています。
