//	sh7262.h
// ＳＨ７２６２レジスタアドレス。gcc 移行の用意のため、iodefine.h は使わない
#define STBCR4 ((volatile unsigned char *)(0xFFFE040C))		// スタンバイコントロールレジスタ4
#define STBCR5 ((volatile unsigned char *)(0xFFFE0410))		// スタンバイコントロールレジスタ5 // 2011.8.1 追加
#define PFCR1 ((volatile unsigned short *)(0xFFFE38AC))		// ポートF コントロールレジスタ1
#define PFCR0	((volatile unsigned short *)(0xFFFE38AE))	// ポートF コントロールレジスタ0
#define PFIOR0 ((volatile unsigned short *)(0xFFFE38B2))	// ポートF・IO レジスタ0
#define SCSMR3 ((volatile unsigned short *)(0xFFFE9800))	// シリアルモードレジスタ
#define SCBRR3 ((volatile unsigned char *)(0xFFFE9804))		// ビットレートレジスタ_3
#define SCSCR3 ((volatile unsigned short *)(0xFFFE9808))	// シリアルコントロールレジスタ_3
#define SCFSR3 ((volatile unsigned short *)(0xFFFE9810))	// シリアルステータスレジスタ_3
#define SCFCR3 ((volatile unsigned short *)(0xFFFE9818))	// FIFO コントロールレジスタ_3
#define SCEMR3 ((volatile unsigned short *)(0xFFFE9828))	// シリアル拡張モードレジスタ_3
#define	SCFTDR3 ((volatile unsigned char *)0xFFFE980C)		// 送信ＦＩＦＯ
#define	SCFRDR3 ((volatile unsigned char *)0xFFFE9814)		// 受信ＦＩＦＯ
#define CMCNT0 ((volatile unsigned short *)(0xFFFEC004))	// カウンタ。１カウントで、21.33 μ秒
//
#define	PGIOR1	((volatile unsigned short *)(0xFFFE38D0))	// ポートG・IO レジスタ1
#define	PGDR1	((volatile unsigned short *)(0xFFFE38D4))	// ポートGデータレジスタ1
#define	SPCR0	((volatile unsigned char *)(0xFFFF8000))	// ＳＰＩ制御レジスタ0
#define	SPPCR0	((volatile unsigned char *)(0xFFFF8002))	// ＳＰＩ端子制御レジスタ0
#define	SPSR0	((volatile unsigned char *)(0xFFFF8003))	// ステータスレジスタ_0
#define	SPSCR0	((volatile unsigned char *)(0xFFFF8008))	// シーケンス制御レジスタ0
#define	SPDCR0	((volatile unsigned char *)(0xFFFF800B))	// データコントロールレジスタ_0
#define	SPBR0	((volatile unsigned char *)(0xFFFF800A))	// ＳＰＩビットレートレジスタ0
#define	SPCMD0	((volatile unsigned short *)(0xFFFF8010))	// コマンドレジスタ_00
#define	SPBFCR0	((volatile unsigned char *)(0xFFFF8020))	// バッファコントロールレジスタ_0
#define PFCR3 ((volatile unsigned short *)(0xFFFE38A8))		// ポートF コントロールレジスタ3
#define PFCR2 ((volatile unsigned short *)(0xFFFE38AA))		// ポートF コントロールレジスタ2
#define	SPDR0	((volatile unsigned char *)(0xFFFF8004))	// ＳＰＩデータレジスタ0