ＩＴＵ６５６の撮り込み

ＩＴＵ６５６規格の信号をＦＰＧＡで撮り込む

１、ITU-656 のデジタル信号
２、カメラ以外に使用する基板
３、Ｈ８／３０６９Ｆと、ＦＰＧＡの接続
４、ＦＰＧＡ用３．３Ｖと、カメラ用の１２Ｖ電源を作る
５、ステップアップスイッチング電源の波形
６、カメラデータから同期信号分離
７、同期信号判定回路のテスト
８、撮り込んだカメラデータはどこに書くか？
９、ＳＤＲＡＭをＨ８からアクセス
１０、複数マスター間のアービター回路
１１、カメラデータをそのまま２ＭＢまで連続で撮り込む
１２、有効画素の撮り込み
１３、有効ラインの撮り込み
１４、そのまま２ＭＢまで連続で撮り込んだデータの解析
１５、Ｈ８／３０６９Ｆのモニタ、”ＨＤＭ”
１６、Ｈ８からパソコンへＬＡＮでデータ転送

撮り込み例(320x240)。画像はパソコンでＲＧＢへ変換処理、こちらは処理前

秋月電子通商の小型カラーカメラのＩＴＵ６５６の撮り込みは、
すで製作を公開しているところがあります。
例１：http://arx.ee.utsunomiya-u.ac.jp/azlab/members/sinsaku/old/itu656.html←いつも接続できるとは限りません

１、ITU-656 のデジタル信号

秋月電子通商で入手できる　MTV-54K0DN　という型名のカラーカメラは、デジタル出力付きですが、これが ITU-656 という規格のデジタルビデオ信号で、資料は、ＩＴＵ国際電気通信連合のダウンロード手続きから直接ダウンロードするか、ITU-656 規格のデジタル信号を出力する沖電気のエンコーダーＩＣなどの資料を参考にして、画像データの撮り込みを行います。
これらの資料によると、以下の表で示されるバイト列が、同期信号の始まり(EAV)と、終わり(SAV)とを、他のデータ列から区別しているようです。これらの４バイトのデータ列は、画像データの中には存在しません。

表１：EAVとSAV
同期開始 EAV	同期終了 SAV
0xFF,0x00,0x00,0xF1	0xFF,0x00,0x00,0xEC
0xFF,0x00,0x00,0xB6	0xFF,0x00,0x00,0xAB
0xFF,0x00,0x00,0x9D	0xFF,0x00,0x00,0x80
0xFF,0x00,0x00,0xDA	0xFF,0x00,0x00,0xC7

画像データは、常に出力されており、オシロスコープで観察しても、同期信号（ＦＦ，００，００の３バイトで始まる）に相当するデータ列を、容易に見つけることができません。そこで、とにかく全データを撮り込む回路を作ってメモリに書き、それをパソコンなどに読んで解析してみることにします。

２、カメラ以外に使用する基板

左から、ＦＰＧＡ基板 XCM-001-400、基板間の接続ユニバーサル基板、Ｈ８／３０６９Ｆネット対応マイコンＬＡＮボード

装置全体を組み立てた状態

ＦＰＧＡを上にして撮る。カメラを上にすると、画像が逆さまになる

左の状態で撮ると、正立画像が撮れます。右は、カメラが上に乗っかった状態ですが、このままだと、左右、上下反転の画像になります。カメラは、ユニバーサル基板に２．５４ｍｍピッチのフラットケーブル用１０ピンのコネクタで接続しています。各基板を接続するのに、２列２．５４ｍｍピッチのスタック用コネクタを取り付けています。ＦＰＧＡ基板の外部接続部分は、６６ピンあるので、６４が最大ピン数のスタック用コネクタでは２ピン不足なので、切り出して追加しています。

装置のブロック図

拡大

カメラには、小さな基板に１０ピンのコネクタを取り付けて固定し、カメラのリボンケーブルコネクタの足から、直径０．１ｍｍぐらいのウレタン線で引き出しています。

３、Ｈ８／３０６９Ｆと、ＦＰＧＡの接続

Ｈ８／３０６９Ｆの外部信号レベルは５Ｖで、ＦＰＧＡは３．３Ｖなので、Ｈ８からＦＰＧＡへの信号は、直接に接続できません。そこで、右の図のように、Ｈ８から出た信号を、抵抗で分圧してＦＰＧＡに接続します。Ｈ８が出力する信号は、４．５Ｖにもなるので、分圧して３Ｖ程度になるようにします。ＦＰＧＡが出力する電圧は３．３Ｖあり、２．２ｋでプルダウンになっていてもＨ８側では２ＶをＨｉｇｈとして認識できるので、使えます。この接続では、Ｈ８のクロックなど、２２ＭＨｚで変化する信号は伝えることができません。データバス、アドレスバスなどでは、約５０ｎｓの遅れで伝えることができます。レベル変換のＩＣを使うと、もっと高速に伝えられますが、Ｈ８の外部データバスはそれほど高速ではないので、これで実用になります。

４、ＦＰＧＡ用３．３Ｖと、カメラ用の１２Ｖ電源を作る

Ｈ８／３０６９Ｆネット対応マイコンＬＡＮボードは、５Ｖで動作しますが３．３Ｖがないので、基板間の接続ユニバーサル基板に３端子レギュレータを付けてＦＰＧＡ基板に３．３Ｖを供給します。カメラには１２Ｖが必要なので、１２Ｖ電源を作ります。カメラの１２Ｖは、せいぜい１００ｍＡなので、５Ｖからスイッチングレギュレータでステップアップします。専用のＩＣとコイルでも作れますが、ここではＦＰＧＡでステップアップ用の信号 V12SW で作ります。コイルと、ダイオード、１２Ｖ以上にならないようにするフィードバック回路が必要ですが、フィードバックはやめて、１２Ｖのツェナーダイオードで１２Ｖに抑える簡単な回路とします。１２Ｖのツェナーダイオードは、１ＷタイプのＲＤ１２Ｆ、または相当品とします。２４μ秒間に６μ秒の３．３ＶのＨｉｇｈ波形でコイルに磁気エネルギーを溜め、ＯＦＦ時にコイルのエネルギーを開放して高圧を発生し、ダイオードで取り出します。カメラを接続していると約１０．５Ｖの出力が得られます。カメラは、９．５Ｖ以上あれば動作するので、この電圧で十分動作します。カメラモジュールは、内部で使う電源を、１２Ｖからステップダウンで作っているので、入力範囲は広くなっています。この回路で注意するのは、ＦＰＧＡが出す V12SW 信号のピンは、電源投入時にＨｉｇｈにならないようにします。ＦＰＧＡのコンフィギュレーション中、もしくは回路のテスト中、 V12SW 信号が直流的に３．３Ｖになると、コイルに電流が流れたままになって、コイルかトランジスタを熱破損してしまうことがあります。これらの回路をまとめたものが、ＦＰＧＡとＨ８／３０６９Ｆの接続でＦＰＧＡ周辺の回路は省略しています。XCM-001-400の回路図は、こちらです。また、Ｈ８／３０６９ＦＬＡＮボードはキット取扱説明書・回路図集に資料がありあます。

表２：１２V電源部品
部品番号	品名など	主な仕様
L1	RCH8011 SUMIDA	150μH　MAX 1A 0.33Ω
D1	RB060L-40	40V 2A(0.5V) 1A(0.45V)
D2	RD12F	12V 1W
C1	電解コンデンサ	25V 100μF
Q1	2SC3518	60V 5A hFE 100
CN1	B2P 日圧	2P
R1	SIZE 2012	330Ω

５、ステップアップスイッチング電源の波形

右の写真は、ステップアップが動作している波形です。下の信号が V12SW で、上が 2SC3518 のコレクタの信号波形です。 V12SW がＬｏｗになってから約５μ秒ほどで、０Ｖ付近から１１Ｖに上がっています。トランジスタのベース電圧がＬｏｗになってもすぐにはコレクタはオープンになりません。この波形から、コイルには、約１１μ秒の間、５Ｖ電源から磁気エネルギーとして蓄積され、開放後、約１０μ秒かかって放出しています。放出電圧は、ツェナーダイオードとカメラの負荷が無いと、数十Ｖまで上がってしまいます。このスイッチング電源の V12SW 波形を作る回路の Verilog HDL ソースです。ソースでは、 v12out というのが、 V12SW 信号です。

７、同期信号判定回路のテスト

vsync と、ＮＴＳＣ映像信号

同期信号（ＦＦ，００，００の３バイトで始まる）を検出し、４バイト目のデータから同期信号を取り出します。右の写真は、同期信号検出回路で、vsync 信号をテストピンに出力し、映像信号との位置関係を記録したもの。上が vsync 、下が、ＮＴＳＣの映像信号です。ここで、vsync という名称は垂直同期信号という意味ですが、波形は、同期信号よりも幅の広いＬｏｗの期間となっています。ＮＴＳＣでの同期信号は、写真の下の左付近に、CH2 1.00V とありますが、1.00の文字位置の約２５０μ秒の区間が垂直同期信号になります。検出回路での vsync は、Ｈｉｇｈの期間に、有効な映像信号があることを示している信号です。vsync がＨｉｇｈでも、hsync がＬｏｗの場合は、有効な映像信号は無いので、vsync と hsync の両方がＨｉｇｈのとき、有効なデータになります。

８、撮り込んだ画像データはどこに書くか？

ＩＴＵ－６５６のカメラデータは、１フレーム３３ｍｓあたり、９００ｋＢほどになり、しかもデータレートは２７ＭＢ／秒と高速なので、Ｈ８基板に搭載されている２ＭＢのＤＲＡＭではＤＭＡでも間にあいません。２７ＭＨｚだと、高速ＳＲＡＭでなんとかリアルタイムの撮り込みができますが、ＦＰＧＡ基板には高速ＳＲＡＭのパターンはあるものの、容量が５１２ＫＢと少なく、標準では実装されていないので、ＳＤＲＡＭを追加します。ＳＤＲＡＭは単体では入手困難なので、パソコン用のＤＩＭＭから取り外して使います。ＤＩＭＭからＩＣを取り外す方法は、天ぷら油を１８０～２００度ぐらいに熱し、その中にＤＩＭＭを漬けると、簡単に外せます。天ぷら油は、熱すると煙が出て引火の危険があるので、加熱は電磁調理器か、電熱器を使います。２００度以上計れる温度計も必要です。
今回は、パソコン用の５１２ＭＢメモリから、MICRON の、48LC32M16A2P-75 という型名のＳＤＲＡＭを使いました。データバスは１６ビットあり、１個で６４ＭＢあります。ＳＲＤＡＭは手持ちのものを使いましたが、48LC16M16A2P-75 などの、２５６Ｍビット品の方が多く見かけます。必要なのは２ＭＢなので、６４Ｍビット品でも使えます。データバスは８ビットでも使えますが、１６ビットの方がデータ転送に余裕が出てきます。

右は、ＦＰＧＡ基板の裏で、SSP-82　サンハヤトのＩＣ変換基板に取り付けたＳＤＲＡＭと配線している途中のもの。ＳＲＡＭ用パターンのパッドも使って、上下のコネクタに出ているＦＰＧＡのユーザーＩ／Ｏピンをできるだけ使わないようにします。ヒューマンデータ製のＦＰＧＡ基板には、ＳＤＲＡＭを搭載しているものもありますが、数万円以上もするので、( XCM-005-1000 ) 今回は　XCM-001-400 を改造しました。余談ですが、ヒューマンデータ製のＦＰＧＡ基板は小さいのが売りですが、高価なのが難点です。また小さくするために、本来なら使えるユーザーＩ／Ｏピンが使えないという基板が多いようです。

画像データは、２７ＭＨｚのクロックの立ち上がりでサンプリングすると撮り込めます。まず、ＦＦ００００の３バイトで始まるデータ列の後の、１バイトのデータの、Ｄ４ビットが０か１で、SAV と、 EAV の、映像範囲を指定しています。これらは、画像データ部分には無いデータ列で、連続したデジタル信号から見つけることができます。

９、ＳＤＲＡＭをＨ８からアクセス

画像データをＳＤＲＡＭに書くとして、書かれたデータをＨ８で読み出せないと意味がないので、画像を書く回路を実装する前に、Ｈ８からＳＤＲＡＭの任意の番地を読み書きできる回路を先に作ります。Ｈ８からのアクセスは、データバスを１６ビット接続しているので、８または１６ビットで任意にアクセスできる回路とします。ＳＤＲＡＭのアクセス動作モードには、シングル、２バースト、４バースト、８バースト、フルページバーストの選択があり、Ｈ８からは、シングルアクセスとなるので、このシングルモードでもよいのですが、画像データを書く場合は、ＦＰＧＡ内のブロックＲＡＭに５１２バイトほど貯めておいて、いっぱいになると、まとめてバーストで書くという動作になるため、モード設定では、フルページバーストとしておきます。フルページバーストの設定で、Ｈ８からのアクセスの場合は、途中でバースト転送をＳＴＯＰさせる回路にします。リードの場合は、読めた時点でＳＴＯＰをかけ、ライトの場合はＣＡＳコマンドの次にＳＴＯＰコマンドを出します。
ＳＤＲＡＭを制御する回路はかなり複雑になります。それは、ＤＲＡＭ特有のリフレッシュを行わないといけないからで、これが他のアクセスと同時に実行できないので、アービター回路を付けることになります。

１、Ｈ８
２、リフレッシュ
の２者間のアービターでいいのですが、画像データのライトも非同期に発生するので、撮り込み回路を入れると以下３者間のアービターになります。
１、Ｈ８　（cpureqdram）
２、画像データライト　（camreqdram）
３、リフレッシュ　（refreq）

１０、複数マスター間のアービター回路

アービター回路は、以下のようなアルゴリズムで動作します。優先順位判定のため、要求からＤＲＡＭ回路に届くまで、１クロック余分に時間がかかります。

１、Ｈ８とリフレッシュ同時の場合は、Ｈ８に制御を渡します。
２、片方のみ要求がある場合は、要求した方に制御を渡します。
３、制御を獲得して、ＤＲＡＭのアクセスがまだ終了していない場合は、他の要求を待たせます。

これらの機能を入れた回路が、これ（dramctl5.v）です。Ｈ８の要求は、ＳＤＲＡＭの制御クロックとは非同期なので、要求信号をＳＤＲＡＭの制御クロックでラッチの後、変化を検出して単一クロックで同期化を行っています。非同期に発生する各要求のアービター回路では、単一クロックによる要求信号の同期化が必要です。これらの機能を入れた全回路図ソースです。これらの回路で、Ｈ８からＳＤＲＡＭの任意の番地をバイト、またはワードでリード、ライト可能です。

１０－１、トップモジュール xcmh8cam.v

すべての入出力ピンと、サブモジュールを記述しています。
サブモジュールとして、ＸｉｌｉｎｘのＤＣＭと、ＢＵＦＧも呼び出しています。ＳＤＲＡＭには、XCM-001-400 の４８ＭＨｚを２倍にした９６ＭＨｚのクロックを供給し、別の入力ピンでフィードバックしています。フィードバックした入力クロックに、ＤＣＭを接続して、ＳＤＲＡＭと、ＦＰＧＡの内部の９６ＭＨｚのクロック間のズレを無くしています。９６ＭＨｚになると、使用スライスが増加してくると、このようにしないとタイミングが厳しくなってきます。
また、ＤＣＭを使うことにより、内部とＳＤＲＡＭの外部クロックのスキューは小さくなりますが、ＤＣＭが安定するまで、ＳＤＲＡＭの初期化を遅らせる必要があり、そのために、内部のリセットカウンタを、ＤＣＭのロック完了信号が有効（Ｈｉｇｈ）になるまで、止めています。

１０－２、Ｈ８のアクセス制御 h8interface.v

Ｈ８／３０６９Ｆと、ＦＰＧＡの接続回路で、アドレスデコード、内部レジスタ、ウエイト制御を行っています。Ｈ８からの各信号は、すべて４８ＭＨｚのクロックで同期化を行っています。Ｈ８からは、ＣＳ４とＣＳ５を接続して、それぞれ２ＭＢの領域がありますが、ＣＳ４を、すべてＳＤＲＡＭ、ＣＳ５を小さく分割して、ＳＤＲＡＭの上位バンクアドレスを設定できるように、レジスタを設けています。
Ｈ８からは、以下のアドレスでアクセスします。

表３：アドレスマップ
アドレス	機能
０ｘ８０００００－０ｘ９ＦＦＦＦＦ	ＳＤＲＡＭ　３２ＭＢの内、上位バンクアドレスレジスタで指定された２ＭＢ
０ｘＡ０００００　１６ビット	ダミーのレジスタ。常に０ｘ１２３４が読み出されます。
０ｘＡ０００１０　１６ビット	ＳＤＲＡＭの上位バンクアドレスレジスタ１６ビット　（Ｄ８－－Ｄ５が有効）

Ｈ８は、外部バスのアクセスの初まりを、ＡＳの立下りのタイミングとしていますから、ＡＳを常に２段ラッチして、立下りのときにＣＳ４かＣＳ５かを判定しています。判定の後、ステートレジスタ、h8cs4seq か h8cs5seq をスタートさせて、同時にウエイトを有効にしています。内部レジスタの場合は、ウエイトは必要ありませんが、ＳＤＲＡＭの場合は、ウエイトをかけていないとＨ８がアクセスを強制終了してしまいます。Ｈ８のウエイト信号は、ふつうオープンコレクタなどにして、複数のデバイスからのウエイトが使えるようにしますが、今回は、ＦＰＧＡだけなので、ウエイト終了か、ＣＳ４とＣＳ５以外では、Ｈｉｇｈとなるようにしています。

１０－３、ＩＴＵ－６５６信号から同期信号生成 ituframe.v

回路はすべてカメラからのクロック、２７ＭＨｚで動作しています。８ビットのデータを４回、順にラッチして、pixd3,pixd2,pixd1,pixd0 とし、pixd3,pixd2,pixd1　の並びが、０ｘＦＦ、０ｘ００、０ｘ００のときに、pixd0　のビットがどうなってるかで判定しています。pixd0　は、一回前の（０ｘＦＦ、０ｘ００、０ｘ００の並びの時）データと比較するため pixd0old に残しています。pixd0 のＤ４の変化が、水平同期信号の変わり目となり、pixd0 のＤ５はそのまま垂直同期信号の反転した値になります。ＩＴＵ－６５６の解説を見ると、ずいぶん複雑で、わかりにくい記述なのですが、これはＮＴＳＣのその他の定数などを埋め込んでいるのでそうなっているだけで、hsync,vsync　を取り出すだけなら回路は簡単です。ＩＴＵ－６５６信号の撮り込みの要点は、実はこの回路だけなのです。hsync と vsync を後でどう扱うか、そちらのほうがはるかに複雑です。特に、インターレースとして、６４０ｘ４８０サイズを撮り込もうとすると、回路は大変複雑になりますが、ここでは、インターレースは後にするとして、１フィールド（３２０ｘ２４０）の撮り込みとします。
ここで余談ですが、３２０ｘ２４０としていますが、実際カメラからの有効画像信号は、１ラインで、３２０の４倍以上の、１４０８個あり、このままだと３５２ｘ２４０になります。このページの先頭の撮り込み例は、３５２ｘ２４０の内、３２０ｘ２４０を切り出した画像です。なぜ横３５２もあるかは、画像をよく見ればわかりますが、横に少し間延びした画像だからで、これは、２７ＭＨｚというサンプリング周波数が原因です。ＣＲＴの場合は、縦方向を広げると、縦横比がちょうどに設定できますが、パソコンのデータとしては、３５２ｘ２４０をそのまま表示すると、横に間延びした画像になります。３５２ピクセルを、３２０ピクセルに圧縮すると、縦横比が正常になります。このときの圧縮の比率、３５２：３２０　は、ちょうど　２７：２４．５４５４５４　の比率になります。この２４．５４５４５４というクロックは、工業用のＣＣＤカメラが出す画像信号のクロックで、この周波数でサンプリングすると、縦横比がちょうど１対１になり、パソコンの液晶で正常に表示できる画像になります。
横３５２ピクセルから３２０ピクセルに圧縮するのはできないことではないですが、見た目きれいに、かつ、画像のシャープさを犠牲にせずに行うのは、限られた容量のＦＰＧＡではたぶん不可能と思われるので、そのままとしておきます。

１０－４、ＳＤＲＡＭの制御 dramctl.v sdram16.v

回路は、２個のモジュールで構成しています。 dramctl.v は、ＳＤＲＡＭのリフレッシュ要求生成と、ＳＤＲＡＭへのアクセス要求のアービター、 sdram16.v はＳＤＲＡＭのタイミングを考慮しながらＩ／Ｏピンを制御しています。ＳＤＲＡＭの制御方法はいくつかありますが、一番単純な方法として、モード設定をバーストモードのみにして、モード設定を固定とし、シングルアクセスは、バーストストップで対処という方法にしています。ＣＰＵからのシングル転送しかない場合は、シングル転送モードでよいのですが、あとでカメラからのデータをバーストモードで書くという機能を入れるため、バーストモードとしました。このため、シングル転送の場合は、アクセスの途中でバーストをストップしています。
ザイリンクスの開発環境である、ＥＤＫを使ったＳＤＲＡＭの制御方法を観察していると、モード設定は、バーストモード固定であることが判ります。

１１、カメラデータをそのまま２ＭＢまで連続で撮り込む

Ｈ８でＳＤＲＡＭのリード、ライトができてから、次にカメラのデータを撮り込む回路を追加します。カメラからのデータは、２７ＭＨｚのクロックで入力されるので、２バイトにまとめても、Ｈ８からのアクセス方法ではとても間にあわないので、ＦＰＧＡのブロックＲＡＭ（ＢＲＡＭ）に溜めてからバーストモードで書きます。バースト個数は２５６回とし、１６ビットで書きますから、５１２バイトまでＢＲＡＭに書き、溜まった時点で、ＳＤＲＡＭに書き込み要求を出して、後はアービターに任せます。これらの機能を入れた回路がこちらです。xcmh8cambk.lzhこの回路は、３５２ｘ２４０ピクセルで撮り込める機能を含んだ回路ですが、２ＭＢまで連続で撮り込む機能も残しています。内部レジスタは、大幅に追加して、以下のようになっています。

表４：３５２ｘ２４０ピクセルの撮り込み機能追加。アドレスマップ
アドレス	機能
０ｘ８０００００－０ｘ９ＦＦＦＦＦ	ＳＤＲＡＭ　３２ＭＢの内、上位バンクアドレスレジスタで指定された２ＭＢ
０ｘＡ０００００　１６ビット	ここに何かを書くと、撮り込みをスタートします。読むと、１で撮り込み中、０で終了
０ｘＡ００００２　１６ビット	撮り込み機能を選択します。０＝全データ２ＭＢ、１＝有効画像２ＭＢ、２＝３５２ｘ２４０
０ｘＡ００００４　１６ビット	テスト用。dramseq[15:0]　を読み出します。
０ｘＡ００００６　１６ビット	テスト用。dramseq[20:16]　を読み出します。
０ｘＡ００００８　１６ビット	テスト用。{captureseq,3'h0,camwaddr[24:16]}　を読み出します。
０ｘＡ００００Ａ　１６ビット	テスト用。camwaddr[15:0]　を読み出します。
０ｘＡ００００Ｃ　１６ビット	ダミーのレジスタ。常に０ｘ１２３４が読み出されます。
０ｘＡ００００Ｅ　１６ビット	ダミーのレジスタ。常に０ｘ２３４５が読み出されます。
０ｘＡ０００１０　１６ビット	ＳＤＲＡＭの上位バンクアドレスレジスタ１６ビット　（Ｄ８－－Ｄ５が有効）
０ｘＡ０００１２　１６ビット	hsync 後、指定したクロック数のデータを捨て、以後に撮り込みます。デフォルトで 0x6
０ｘＡ０００１４　１６ビット	hsync 後、指定したクロック数の後、撮り込みを終了します。デフォルトで 0x586
０ｘＡ０００１６　１６ビット	vsync 後、指定した hsync 数の後、撮り込みを開始します。デフォルトで 0x1
０ｘＡ０００１８　１６ビット	vsync 後、指定した hsync 数の後、撮り込みを終了します。デフォルトで 0xF1
０ｘＡ０００１Ａ　１６ビット	撮り込み機能が２の場合、メモリに書くサイズを５１２バイト単位で指定します。デフォルトで 0x294

xcmh8cambk.lzh　の回路で、撮り込み機能を０に設定して撮り込んだデータが以下です。実際は、このようには表示できませんので、１／２に縮小した画像をＢＭＰ形式に変換したものです。もとの画像のサイズは、約２ＭＢあります。xcmd2.rawそれらしいカラーボールが、モノクロで横に４倍に伸びた画像を、５枚ほど撮り込んでます。１枚が、１フィールドになり、上下２枚で１フレームになります。６４０ｘ４８０の画像に変換するには、上下の奇数、偶数フィールドを、１ラインごとに交互に並べて演算しますが、ここではそれは行っていません。撮り込み機能が０の場合は、撮り込みスタートすると、最初の vsync の立ち上がり（終了）で２７ＭＨｚで受信したデータを、ほぼ２ＭＢになるまで連続でＳＤＲＡＭに書いています。１ラインあたり、１７１６バイトあり、その中に、０ｘＦＦ、０ｘ００、０ｘ００、０ｘＸＸのデータ列、同期信号があるブランキング期間の映像的には黒の部分を含んでいます。横１７１６ピクセル、縦１２２２ピクセルで、ＲＡＷデータの表示できるビュウワーでモノクロならそれらしく表示できます。

１２、有効画素の撮り込み

次は、撮り込み機能を１に設定して撮り込んだデータです。これも１／２に縮小した画像をＢＭＰ形式に変換したものです。もとの画像のサイズは、約２ＭＢあります。xcmd3.rawこの画像では、水平同期信号部分のデータを撮り込んでいないので、１ライン１４０８バイトになっています。

１３、有効ラインの撮り込み

最後に、撮り込み機能を２に設定して撮り込んだデータです。この場合、vsync hsync 共にＨｉｇｈの期間を、１フィールドだけ撮り込んだもので、撮り込みメモリサイズを、０ｘ２９４に設定しています。このＲＡＷデータから、xcmd1f4.raw ＲＧＢに変換して、ＢＭＰファイルにしたものがこれです。xcmd1f4.bmp 下の画像。

xcmd1f4.raw　から xcmd1f4.bmp へは、このコマンドラインのソフト chkcap.c で変換しています。使い方は、コマンドラインから、適当なフォルダ capdata にもとのＲＡＷデータファイルを入れておき、

C:\capdata>chkcap xcmd1f4.raw c xcmd1f4.bmp 322 (enter)
です。
chkcap.c は、ＲＧＢへの変換時に、計算結果の８ビットのデータが、オーバーフロー、またはアンダーフローしたときに、それぞれ２５５、０にクランプしています。ここで、 chkcap.c の最後の引数である、322 は、元のＲＡＷデータから、１ライン３２０ピクセルの変換後、残りの３２ピクセル（１２８バイト）を読み飛ばす機能と、３２２の１の位の２で、最初に２バイトを読み飛ばす機能を入れています。これは、元のＲＡＷデータの最初のデータが、Y Cr Y Cb の並びになっているので、Y Cb から変換するようにずらすのと、３２０ピクセル（１２８０バイト）変換後、１４０８－１２８０＝１２８を捨てて、標準的な画像サイズにするためです。

１４、そのまま２ＭＢまで連続で撮り込んだデータの解析

ここで、xcmd2.raw の内容をチェックしてみます。バイナリーエディタを使ってファイルの先頭部分を見ると、以下のようになりますが、中央付近のアドレス０ｘ１１Ｄから、ＦＦ　００　００　８０　のデータ列があり、これは、水平同期信号の終了を示しています。これに続く　７Ｆ　１７　８０　１７が、色差信号と輝度の並び CbYCrY になっているはずですが、赤のボール付近のデータにエディタを進めてそれを確かめてみます。 CbYCrY の並びは、この資料から得ています。モトローラの、MC44722A のマニュアルから抜粋。赤のボールで、比較的赤色が鮮明にでている場所は、４０ラインの、左から６３０バイト付近で、その部分のバイナリーエディタの表示がその次です。

黄色のカーソルが示すアドレス、０ｘ１０Ｃ２０は、４０ラインの先頭のアドレスで、画像の左端になります。（１７１６ｘ４０＝０ｘ１０Ｃ２０）ここから水平同期のブランキングが始まり、ＦＦ　００　００　８０　の並びが、０ｘ１０Ｄ３Ｄ番地にあります。色差信号と輝度の並びは、０ｘ１０Ｄ４１から始まり、７Ｆ　１７　８０　１７　と、４バイト１組で続いています。４バイトの内、輝度が２個、色差信号が、青１個、赤１個と並びます。さて、赤のボールの左上付近は、０ｘ１０Ｃ２０から、６３０バイト付近なので、０ｘ１０Ｄ４１番地から４バイト単位で追いかけると、０ｘ１０Ｅ９９番地がその部分の色差信号と輝度の並び CbYCrY になっているはずです。データを見ると、７６　４Ｂ　Ｂ１　４Ｃ　となっていて、
Cb = 0x76 (118)
Y0 = 0x4B (75) Y1 もほぼ同じなので、これを代表にします
Cr = 0xB1 (177)
Y1 = 0x4C (76)
となります。明らかに、赤の成分が大きいことが判りますが、計算でＲＧＢに変換すると、

　　R = 1.164(Y-16) + 1.596(Cr-128)
　　G = 1.164(Y-16) - 0.391(Cb-128) - 0.813(Cr-128)
　　B = 1.164(Y-16) + 2.018(Cb-128)
Ｒ＝69 + 1.596(177-128)
Ｇ＝69 - 0.391(118-128) - 0.813(177-128)
Ｂ＝69 + 2.018(118-128)
で、
Ｒ＝１４７
Ｇ＝２７
Ｂ＝４８
となり、ＲＧＢで表現すると、以下の色になります。

赤っぽい茶色で、ほぼカラー画像と近いことが判ります。カラー画像と、２ＭＢのＲＡＷデータは、まったく同じシャッターチャンスではないので、色や明るさに、もともと差があります。光は、窓から入力された自然光ですが、外には大きな柿の木が近くにあって、葉の緑の反射がおおきいので緑の成分がやや大きくなって、赤の鮮明さが劣っています。

１５、Ｈ８／３０６９Ｆのモニタ、”ＨＤＭ”

Ｈ８／３０６９Ｆには、いわゆるモニタを入れて、ＳＤＲＡＭのリードライトや、ＦＰＧＡのレジスタ設定などを行えるようになっていますが、ここで使っているモニタは、単なるメモリやレジスタの設定を行う簡単なものではなく、Ｃ言語風のスクリプト言語で、条件判断とか、汎用レジスタ演算機能、ループ機能などを行えるものになっています。ＨＤＭは、ハードウエアデバッグモニタの略で、ＣＰＵの周辺回路のテストを、モニタに組み込みのコマンドだけでなく、スクリプト言語を実行することで、より複雑、且つテスト方法などをパソコンで管理できるものです。全体の主な仕様はこちらです。

１６、Ｈ８からパソコンへＬＡＮでデータ転送

容量の大きいバイナリーデータをＨ８からパソコンに転送するのにイーサネットを使います。Ｈ８を操作するＲＳ２３２Ｃでは、バイナリー転送は簡単にはいきません。メモリダンプをパソコン側で記録してバイナリーに変換という方法でも画像データを読み込めますが、データ量は３倍以上になり、３５２ｘ２４０のＲＡＷ画像でも、１ＭＢ以上になり、１１５２００ボーだと、１００秒はかかります。秋月電子通商のＨ８／３０６９Ｆネット対応マイコンＬＡＮボードを買うと、ＴＣＰ／ＩＰ　のソフトも付属してきて、ＦＴＰなどで転送できるようですが、ここでは　ＵＤＰ／ＩＰ　プロトコルの tftp を使って、バイナリーデータを転送することにしました。ＵＤＰ／ＩＰだと、ソフトもかなり小さく、独自の転送機能を追加することができます。スピードは、ftp より劣りますが、Ｈ８のこのボードで、２００ＫＢ／秒ぐらい出せるので、３５２ｘ２４０のＲＡＷ画像転送も、１．５秒ほどで行えます。
パソコンから、tftp コマンドで受け付ける主な機能は以下のようになっています。

C:\capdata\>tftp -i 192.168.1.115 get command filename (enter)

command のところには、tftp では、転送元のファイルパスを指定して、そのファイルを読み、filename として格納しますが、Ｈ８側には、ファイルシステムがありませんので、ファイル名の代わりに、１文字のコマンド　＋　先頭メモリアドレス,転送サイズ　という書式として、

tftp -i 192.168.1.115 get r800000,52800 xcmd1f4.raw

などとコマンドを与えます。これは、Ｈ８の０ｘ８０００００番地から、０ｘ５２８００バイトだけ（ read の r が１文字コマンド）転送して、xcmd1f4.raw というファイル名で残すコマンドです。Ｈ８のＩＰアドレスは、192.168.1.115 と固定になっています。Ｈ８側では、パソコンからのファイル読み出しコマンド、get の後の r800000,52800 を、ファイル名ではなく、先頭メモリ番地＋長さと判断して、ファイル名の代わりとして機能します。ＵＤＰ／ＩＰを使った tftp は、このような使い方もでき、単なるファイル転送のツールだけでなく、パソコンからのコマンド送信ツールとしても使うことができます。
この tftp サーバー機能を追加したＨ８／３０６９Ｆのモニタの全ソースはこちらです。ソースは、cygwin でコンパイルできる構成になっていますが、 cygwin のＨ８クロスコンパイラは、使っているものは、ＧＣＣの名前が、h8300-elf-gcc　となっています。

このページの主要リンクまとめ

ITU-656 規格のデジタルビデオ信号資料　ＩＴＵ国際電気通信連合のダウンロード手続き
他のＩＴＵ－６５６関連ＩＣ資料　沖電気のエンコーダーＩＣなど
ＦＰＧＡ基板　ヒューマンデータ　ＦＰＧＡ基板 XCM-001-400
秋月電子通商　Ｈ８／３０６９Ｆネット対応マイコンＬＡＮボード
ＳＤＲＡＭなどのメモリ　　MICRON
装置全体の回路　ＦＰＧＡとＨ８／３０６９Ｆの接続
XCM-001-400の回路図　XCM001E2.pdf
Ｈ８／３０６９ＦＬＡＮボード　キット取扱説明書・回路図集　の　H8/3069フラッシュマイコンLAN（ネットワーク）ボード
ＦＰＧＡ回路ソース　全機能を入れた回路。xcmh8cambk.lzh
ＲＡＷ　からＢＭＰへの変換　コマンドラインのソフト chkcap.c
CbYCrY の並び　モトローラの、MC44722A のマニュアルから抜粋。
ＨＤＭの仕様　全体の主な仕様
Ｈ８／３０６９Ｆのモニタの　全ソース　elf フォーマット